PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-304108

(43) Date of publication of application: 16.11.1993

(51)Int.CI.

H01L 21/28

H01L 29/784

(21)Application number: 04-131834

(71)Applicant : SONY CORP

(22)Date of filing:

24.04.1992


(72)Inventor: MIYAMOTO TAKAAKI

(54) SEMICONDUCTOR DEVICE AND FABRICATION THEREOF

(57)Abstract:

PURPOSE: To fabricate a semiconductor device having such structure as an insulating region is provided on a substrate and a metal silicide having high melting point is formed on the substrate wherein crystal defect is suppressed in the substrate and thereby leak current due to crystal defect is also suppressed.

CONSTITUTION: The semiconductor device has a substrate on which insulating regions and a metal silicide having high melting point are formed, wherein the metal silicide having high melting point is formed while being spaced apart from at least one insulating region. The method for fabricating the semiconductor device comprises a step for forming a silicide block part 7 on the periphery of at leant one of insulating regions 2, 32, and a step for subsequently forming a metal silicide 42 having high melting point.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

[골문장계약이중보 평0/304103로 어떤 AT.]

(19)日本田将計庁 (JP) (12) 公 開 特 許 公 報 (A)

号客網公開出程件(11)

特開平5-304108

(43)公開日 平成5年(1993)11月16日

(51)Int.CL*

庁内配理から 趋烈配号 301 T 7788-4M

FI

技術炎示觀所

HOIL 21/28 29/784

7377—4M

HOIL. 29/78

301 3

審査数次 未顕求 請求項の数8(全 8 頁)

(21) 出版会号

(22)出膜日

特级平4-131834

平成4年(1992) 4月24日

(71)出版人 000902185

ソニー株式会社

東京都區川区北岛川8丁目7番35号

(72)発明者 宮本 季草

東京都島川区北島川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 药月 李


(54) 【発明の名称】 半導体装置及び半導体装置の製造方法

(修正有) (57)【薨约】

(57) 【読内】 (修止句) 【目的】 華板上に総縁領域を有するとともに、 蕃板上 「高融永金居シリサイドを形成した半導体装置につい て、 藝板の結晶水路発生を修算し、 これが原因となるリ ーク電流等の飲料をはかることができる半端体装置の構 造を提供し、またその製造方法を提供する。 【構成】 華機上に総辞領域と高級点金属シリサイド

【構成】 幸姫上に戦神報報と高級忠富属シリザイトを形成した半端体装置において、高和点金属シリサイトは、 総縁領域の少なくともいずれかと離倒して形成した 半端体装置、 絶縁領域 2、31、22の少なくともいずれかの周辺にシリサイド形成風止部7を形成し、その役高、 他点金属シリサイド42を形成する、 恭姫上に記録領域と 高級点金属シリサイド42を形成する、 恭姫上に記録領域と ₩.





[特許請求の範囲]

【語求項 1】 芸坂上に絶縁領域を召するとともに、 芸板上に高融点金属シリサイドを形成した半端体製造におい

い、 対記論融点金属シリサイドは、対記絶縁領域の少なくと もいずれがと離盟して形成されることを特徴とする半導 体装置。

である。 【詩求項 P】 参切上に秘録領域を有するとともに、 巻板 上に高融点金属シリサイドを形成した半導体装置の製造 方法において、

方法において、 地域領域の少なくともいすわかの民辺にシリサイド形成 組止等を形成し、その役割配点金属シリサイドを形成す ることを将数とする準準体装置の超速方法。

(日本項 3) 前記益理三金属シリサイドは、基板上に形成したシリコン化合物吸上に金属膜を形成して処理することにより形成することを特徴とする語求項 2に記載の学生体基金の製造方法。

(発明の詳細な説明)

【従来の規制】従来より半導体基置は、一般に、参照上に避難領域を有する構造をとっている。例えば、図3に示す半端体験図は、シリコン参販1上に、ポリツリコン等的からゲート5が形成され、またシリコンを扱い1に対抗数を保域であるシース61及びドレイン82が形成されて、素子が構成されているが、このような素子間を分離するために、し000分と称がある素子の遺行としての路径領域12が形成されている。かつ、図3の例では、低温度不均相独立設領域を形成していわゆるしの口構造をとるため、ゲート6の側壁にサイドウォールとしての絶縁観察31、20形成されている。このように、何らが成場である。

【0003】ところがこのように整板上に絶縁領域が形成される構造には、いくつかの打頭点がある。ます、図4に示すように、未子分数のためのL000をである経経域は2については、この領域2の影域の際、この領域2の場づにもストレスががかり、整板1に結晶欠陥が生じる(図4中、かかる結晶欠陥を模式的に符号16で示す)。この結晶欠陥は、リークの発生をもたらま

3・ 【0004】一方近年、基板上に高融点金属シリサイド 限を形成する技物が注目されている。特に、 LS 1等の 高集機化に伴い、ソース/ドレイン積極の寄生形式や日 ンタクト接続を新速させる方法の一つとしてゲート電 及びソース/ドレイン積極上に高麗点金属を提供させ、 独処理等により下地ゲード電極及びソーズ/ドレイン積

域部のSIと高融点金属を反応させ、自己整合的にゲートを極及びソース/ドレイン領域上に高融点金属シリサイドを成長させるサリサイド(SALICIOE:Seaff-Aligned Silloide)技術が注目されており、中でもチタンシリサイド(TiSi2)が高融点金属シリサイド中、最も低し地域電(15μ0-cm)を有し、自然腔化関を過元する胎力があるため、チタンシリサイドを利用したチタンサリサイド技術が注目されている。しかしこの実際点金属シリサイド形成技術を適用すると、上記した問題は、デ展重要になる。

【0005】即ち、図4に示すように基板1上にチタンシリサイド等の高限点金属シリサイドもを形成すると、このシリサイドを作ることによってもストレスが発生し、このときのストレスによって上述した基板1の結晶欠陥1aの発生が更に動品される。

【0006】また、次のような育果もある。LSIの高 集核化に伴い、拡散層の接合深さはより美くなる傾向に ある。上記チタンサリサイド技術に代表される高融点金 図シリサイド形成技術では、一般に、チタン等と下チタ スクドレイン拡散層海煙のSIとの固相反応にてチタ ンシリサイドを発起するため、鉱取層が美い組合、である 点金屋シリサイド(チタンシリサイド等)の減長が、この は、チタンシリサイド等)の減長が、これ との「一般性の」と、この により、この により、この により、この により、この になり、この になり

【0008】 75頭となる上記結晶欠陥に基づくリーク電流は、上述したように、もともとち「基抗中に結晶欠弱が多く、かつチタンシリサイド等の減長が拡散層と基値があるに結も近づき易い絶縁領域、即も栄予の維領域(L0008)やしロロサイドウォール等の絶縁領域の周辺部にて発生しやすい。

【0009】 (0009】 (0000) 本発明は上記問題点を解決し、夢振上に記録の目的】本発明は上記問題点を解決し、夢振上に記録は金属シリサイドを形成した半等体装置について、夢振の結晶欠陥発生を舒減し、これが原因となるリーク電流等の低温をはあることができる半等体装置の構造を提供し、またその製造方法を提供することを目的とする。

【0010】 【問題点を解決するための手段】本発明の窮求項 1の発 明は、参振上に絶縁領域を有するとともに、参振上に高 融点金属シリサイドを形成した半導体装置において、前 記窩融点金属シリサイドは、前記絶路優越の少なくとも いずれかと離局して形成されることを特徴とする半端体 場置であって、これにより上記目的を读成するものであ

30011] 本業期の諸求項 2の発明は、華坂上に抵益 領域を有するとともに、基板上に高触点金属シリサイド を形成した半等体装置の配換方法において、協議領域の 少なくともいずれかの囲辺にシリサイド形成関止部を形成し、その後高融点を思りリサイドを形成することを将 成し、その後高融点の配換方法であって、これにより上 記とする半路体装置の配換方法であって、これにより上 記目的を認成するものである。

正日町や12項9 つりいである。 【8012】本発明の蘇北頂 3の発明は、村記高融点金 属シリサイドは、参板上に形成したシリコン化合物駅上 に金屋駅を形成して処理することにより形成することを 特数とする諸連項 2に記載の半海体映造の製造方法であ フェートルトリーを発表するあるのである。

では、これにより上記目的を達成するものである。 「0016] 水発明は、例えばサリサイドプロセスにおいて、シリサイドの成長が収散層/ 菩切間接合に近づき 易くかつもともと恭振に大幅の多し絶縁がは部分である 乗子分離領域やLDDサイドウェル周辺部を、悪化シ リコン(8 IN) 誤を形成してシリサイド形成理止め してこれにて保護した後、シリサイドを成長させる態様 で実施することができる。

《ロロ14】 シリサイド取としては、チタンシリサイド (T 1 S 1 2)、コバルトシリサイド(C 0 S 1 2)、 ニッケルシリサイド(N 1 S 1 2)、タングステンシリ サイド(W S 1 2)、モリブデンシリサイド(M 0 S 1 2)、白金シリサイド(P t S 1 2)等を形成すること ができる。

【0015】 本説明の構成について、移記詳述する本発明の一実施制を示す図1の例示を参照して取明すると、 次のとおりである。

【0016】本発明の半導体製度は、図1(h)に関係のように、整領1上に絶縁領域2,32(国示例において、2は未子分離領域であるL009、2は大1上に高限点金属シリサイド4(4の示例ではTLS12)を形成した平等体装置であって、高限点金属シリサイド4は、絶縁領域2,32の少なくともいずれかと、図示例では発展領域2,32の内絡線領域2と難聞して(即ち図のよだけ距離をおいて)形成されるものである。

【0017】本発明の半導体装置の製造方法は、図1 (a)~(h)に例示するように、軽軽領域2,31,32 の少なくともいずれか(国示例では発酵領域2)の周辺にシリサイド化形成阻止部7を形成し(図1(b))、その後高融と金属シリサイドを形成し(図1(1))、これにより図1(h)に例示のような空域1上に発降領域3,22を有するとともに、基版1上に高融点金属シリ サイド 4 を形成した半導体検置を得るものである。 【0018】 高融点金属シリサイド4は、図1 (c) に 例示のように、を低1上に形成したシリコン化合物配 81s, 81b (図示例では5 | 02 既) 上に、図1 (d) に刻示のことく金属限82 (図示例ではT) 既) を形成し て処理することにより形成して図1 (+) に例示のよう にすることは、好ましい連続である。

【0019】このように、シリコン化合物財上に金巫峡を形成して金属シリサイド既を得る技術は、本出館人において建築をなしたものであり、得られた金属シリサイド既株造は、31 TOX(6ilialdet for Through Oride) 株造と存している。これについては、本出頭人の特闘平ミー140840号公親や、同2-260030号公親、また、160M90(1990)日日日日)200~252 頁のMirefumf Suial 格。 [New Silioidation Technology by SITOX(8ilialdation Through Oxide) and Its Impact on Sub-half Micron MOS Devices 」に詳し

し記載がある。
【0020】この場合、シリコン化合物製を彩成するシリコン化合物としては、この上に金属関を彩成して金属シリサイド関を彩成し得るものなら任金であり、例えば8102分散などを用いることができる。シリコン化合物関の限序を30~300人とすると、絶処理等によりシリサイド化が容易なので、好ましい。

【002.1】
【作用】本発明によれば、経路部である例えば来子分離 領域やLDDサイドウォール周辺部にシリサイド成長が 延びることが貼がれ、シリサイド成長時のストレスにより 別話起される整板指色大幅の発生が低級され、これらが 原因となる拡散層と整板間の被合リーク電流の発生等が 低温される。

【Qの22】 【実施材】以下本発明の実施例について図聞を参照して 説明する。但し当然のことであるが、本発明は実施例に より限定を受けるものではない。

【0023】実施制1 この実施制は、本発明を、 炭細化・株核化したLSIに ついて具体化したものである。本実施制における半端体 装置の製造力法を、 図1(e)~(h)に工程項に示

56。 【0024】本実施例はソースノドレイン領域の寄生権 技能車を重視し、シリサイド形成部を多くするため、絶 縁領域の内集子分離領域周辺部のみら i N駅にで保護し ア 8月11日 ドルザルトトものである。

て、シリサイド形成を阻止したものである。 【0025】本実施例においては、以下に具体的に示す プロセス(1)~(8)に従って、実施した。図1を参 照する。

[0026] (1) 8 (益坂1上に赤子分型領域 (LO COS) を形成する。これが絶縁領域 2 に弦当ずる。ま

たポリシリコンにてゲート領域5を形成する。なお51で ゲート酸化灰を示す。その後、LDD形成イオツ注入を 行い、LDDイオン注入領域63,64を形成し、更に酸化 関本性終させエッチバックして絶縁領域31,22に該当す 膜を性欲させエッチバックして記録が起い。《仁経書》 るしDサイドウォールをゲート領域5の創建に形成する。これにより図1(e)の構造を得る。 【0027】(2)奉板全面にプラスマCVD-8IN 駅を全面成長させた後、レジスト工程により、絶縁的戦 2である妻子分離技域周囲のみら IN既を残し、即ちゲート及びソースノドレイン機械はでチタングリサイドを 本長させようとする部分の8 I Nをエッチングして、図 1 (b) に示すように、BI N製によるシリサイド化形 加銀止部7を形成した構造とする。ここで、BI NのC VD条件及びエッチング条件は、下足のとおりとした。 VD条件及びエッチング条件は、下記の (プラズマCVD-SIN联権機条件)

温度:400℃ 压力:330Pa

使用ガス系: SIH4/NH3/N2 = 290/178 0/1000seem

(81Nエッチング条件)

(東州ガス系: CHF3 = 80 sccm 圧力: 6、7 Pe

【0028】 (0) 次にシリコン化合物図81e、81bを 形成する。ここでは、850でのドライ酸化にてゲート、ソース/ドレイン領域にてチタンシリサイドを成長 きせようとする部分に5 n m の酸化原(5 i O2 契)を 形成して、シリコン化合物原8ie、8i b とした。これに より図 1 (d) の構造とした。この工程の酸化条件は次 のとおりであ る

のとおりでめる。 酸化条件: 02 流登=10リットル/分、10分間 【0029】(4) 次に古融点金属として、T1を30 nm堆積させる。これにより図1(d)に示すように、 金属與82.(T1既)を形成した構造を得る。T1の堆積 名件は次のとおりとした。

(丁) 堆積条件) RFバイアス: 90W DC: 500W

圧力: D. 4Pa 使用ガス系: Ar=40sccm

【0030】(5) その後熱処理し、特に650℃で3 しから」、「いまれたは、おにもいったのでした。 の砂路、Ar雰囲気中でアニールするRTA(Reold The erwal Remeal)を行い、金屋限62を女すて「と、下地シ リコン化合物限81c、81 bのSiとの国相反応にて、T ISix化し、斉融点金属シリサイギ41′、42′を形成 する。シリコン化合物限81c、81 bが反応しなかった部 30。 シリュンに合物終わる。 智に、シリサイド形成組上 分ではT・1が未反応で残り、智に、シリサイド形成組上 付7であるらい N上では、未反応高離点金屋際62°として未反応T・が残り、図 1 (e)のような構造となる。 【0091】(6)残った金屋原82°であるTi、特に、シリサイド組止都7であるSiN戦上の未反応T! **老アンモニア辺酸化水素温合液にてエッチングした後** 000でで30枠間、変素祭団気中にてアニールし、TiSI×をストイキオメトリ(化学量説的に安定)なT ISI2とし、安定な高融点金属シリサイド41, 42を形

成して、図1(1)の修造を得る。 【0032】(7)次に、高融点金属シリサイド42であるソース/ドレイン級均上のこのT I S I 2 にB F 2 を るノーズン(ロイン / ローエン にん こうしょ A s を F ー ズ全 GE 1.5 / c in 2 でイオン注入する(回 1 (z))。 【0 0.3 2】(8)、水に 1.4 0 ℃に加熱したリン酸(H 2 P.O.3.) にでシリサイド組止部フとして用いたBIN 限をエッチング除去する。その後、1 100でで10 砂、虫素雰囲気中にアデニールを行い、対策を金属シリ サイド(T I 8 (2) 中からの下地8 | 幸切1へのドーパントの拡散により、ソースノドレイン領句を形成する。これにより回1(h)の構造の半端体製質が得られ

【0.034】上記では、シリサイド化阻止部7をなすP -8FN曽は除去するようにしたが、これはそのまま残 しておいてもよい。 【0035】実施例2

10 331 また内と 図2 (*)~ (e) に、皮佐例2の工程を示す。この実 適例は、絶縁資は2である女子分離領域2000年間 1、32であるしロロサイドウオールの円周辺部ともに 51 N供にで保護し、シリサイド化を販止したものであ

【0036】以下に具体的なプロセスで1)~(4)を

(1) 鬼族男 1 と同様、 延島領域でであ、 る業子分離領域 (LOCOS)、 及びボリシリコンにでゲート領域5を 形成した後、 LDD形成イオン注入を行い、 酸化散を推 形成した性、LDD形成イオッ注入を行い、酸化既を堆放させ、競技情報31。82であるLDDサイドウオールを形成する。次にソース/ドレインを形成すべき頃域にBF2をドーズ全3E15/cm2で、あるいはAsをドーズ全3E15/cm2をイオッ注入し、1100で、100、空来野団気中にてアニールを行い、ドーパントを活性化させ、ソース/ドレイン(9/0)情報61。82を形成する。これにより図2(a)の修造とする。
[0037] (2)益板全面にプラズマGVD-81N映を全面は長させた後、乾燥積度2である東子分離積

及び協議(株域31, 32であるしロウザイドウォール関係の あら! N肢を残し、即ちゲートの及びソース/ドレイン (8/D) 領域にてチタンシリサイドを成長させようと する部分のら: Nをエッチングして、図2(b) に示し たようにシリサイド化風止部71、72を形成する。

【0038】 (3) 次に実施領1と向じように、850 たのドライ酸化にてゲート、ソース/ドレイン(8/ D) 領域のチタンシリサイドを成長させようとする部分 に、5 n m の酸化酸を形成し、これをシリコン化合物酸 81a, 81 b として、図2(o)の構造とする。 【0039】(4)次に高融点金属として下すを30nm性はさせる。その後、650℃、30秒、Ar毎回気中にてアニールするRTAを行い、高融点金属であるすると3iの図相反応にて、T15i×を形成する。る5iの図相反応にて、T15i×を形成する。る5iが低しの未反応下すをアンモニア過敏化混合液にてエッチングした後、900℃、30秒、窓森海回気中にてアニールし、T15i×をストイキオメトリなT15i2として、高融点金属シリサイド4i,42を形成した図2として、高融点金属シリサイド4i,42を形成した図2(d)の構造とする。(0040)(5)140℃に加速したリン酸(料2P03)にで、シリサイド化阻止替アである5iに大りの大きがある。「0041)具体例として2つの実施例を学げて以取したが、本発明は、上空実施例に限定されるものではなな、特遇、成蹊条件等は水密明の整囲を漁取しない配ので強度選択できる。例えば、T1のみならず、C00 Ni、W、Mo、Pt等を用いても金属に返じた条件で実施の効果を得ることができた。

「死明の効果」本発明によれば、 茶板上に必縁領域を有

するとともに、単板上に高融点金属シリサイドを形成し

た半路体装置であって、基板の枯島欠陥発生を低減し、 これが原因となるリーク環環等の低減を忠視した平原体 装置を提供でき、また。そのような半学体装置の製造方 法を提供することができる。

【図面の絶単な説明】
(図面の絶単な説明)
(図 1)実施例1の工程を測し断面図で示すものである。
(図 2)実施例2の工程を測し断面図で示すものである。
(図 3) 従来技術の問題点を示す断面図である。
(図 4) 従来技術の問題点を示す断面図である。
(方 5 の説明)
1 在板
2 従程模理(未子分離領域)
91, 32 指縁授域(LDDサイドウォール)
41, 42 高離点金属シリサイド(TIS12)
61, 82 ソースノドレイン福域
7, 71, 72 シリサイド低止部
814, 816 グリコン化合物数(SiO2 映)
82 金属シ(Ti映)
L 高離点金属シリサイドが絶峰領域から離臨して形成
まれる影響

